電子技術(shù)面試試題及答案

　　在日常學(xué)習(xí)、工作生活中，我們或多或少都會(huì)接觸到試題，借助試題可以更好地對被考核者的知識(shí)才能進(jìn)行考察測驗(yàn)。你知道什么樣的試題才能切實(shí)地幫助到我們嗎？下面是小編為大家收集的電子技術(shù)面試試題及答案，僅供參考，大家一起來看看吧。

　　電子技術(shù)面試試題及答案 1

　　1、 基爾霍夫定理的內(nèi)容是什么?

　　基爾霍夫定律包括電流定律和電壓定律

　　電流定律：在集總電路中，任何時(shí)刻，對任一節(jié)點(diǎn)，所有流出節(jié)點(diǎn)的支路電流的代數(shù)和恒等于零。

　　電壓定律：在集總電路中，任何時(shí)刻，沿任一回路，所有支路電壓的代數(shù)和恒等于零。

　　2、描述反饋電路的概念，列舉他們的應(yīng)用。反饋，就是在電子系統(tǒng)中，把輸出回路中的電量輸入到輸入回路中去。反饋的類型有：電壓串聯(lián)負(fù)反饋、電流串聯(lián)負(fù)反饋、電壓并聯(lián)負(fù)反饋、電流并聯(lián)負(fù)反饋。負(fù)反饋的優(yōu)點(diǎn)：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用。

　　電壓負(fù)反饋的特點(diǎn)：電路的輸出電壓趨向于維持恒定。

　　電流負(fù)反饋的特點(diǎn)：電路的輸出電流趨向于維持恒定。

　　3、有源濾波器和無源濾波器的區(qū)別

　　無源濾波器：這種電路主要有無源元件R、L和C組成

　　有源濾波器：集成運(yùn)放和R、C組成，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。

　　集成運(yùn)放的開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運(yùn)放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。

　　數(shù)字電路

　　1、同步電路和異步電路的區(qū)別是什么?

　　同步電路：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘輸入端都接同一個(gè)時(shí)鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時(shí)鐘脈沖信號(hào)同步。

　　異步電路：電路沒有統(tǒng)一的時(shí)鐘，有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)變化與時(shí)鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時(shí)鐘脈沖同步。

　　2、什么是"線與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求?

　　將兩個(gè)門電路的輸出端并聯(lián)以實(shí)現(xiàn)與邏輯的功能成為線與。

　　在硬件上，要用OC門來實(shí)現(xiàn)，同時(shí)在輸出端口加一個(gè)上拉電阻。

　　由于不用OC門可能使灌電流過大，而燒壞邏輯門。

　　3、解釋setup和hold time violation，畫圖說明，并說明解決辦法。(威盛VIA2003.11.06上海筆試試題)

　　Setup/hold time是測試芯片對輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿(如上升沿有效)T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setup time.如不滿足setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。

　　保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果hold time不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。

　　建立時(shí)間(Setup Time)和保持時(shí)間(Hold time)。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過建立和保持時(shí)間，那么超過量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。

　　4、什么是競爭與冒險(xiǎn)現(xiàn)象?怎樣判斷?如何消除?(漢王筆試)

　　在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競爭。

　　產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競爭和冒險(xiǎn)現(xiàn)象。

　　解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。

　　5、名詞：SRAM、SSRAM、SDRAM

　　SRAM：靜態(tài)RAM

　　DRAM：動(dòng)態(tài)RAM

　　SSRAM：Synchronous Static Random Access Memory同步靜態(tài)隨機(jī)訪問存儲(chǔ)器。它的一種類型的SRAM。SSRAM的所有訪問都在時(shí)鐘的上升/下降沿啟動(dòng)。地址、數(shù)據(jù)輸入和其它控制信號(hào)均于時(shí)鐘信號(hào)相關(guān)。這一點(diǎn)與異步SRAM不同，異步SRAM的訪問獨(dú)立于時(shí)鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。

　　SDRAM：Synchronous DRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器

　　6、FPGA和ASIC的概念，他們的區(qū)別。(未知)

　　答案：FPGA是可編程ASIC。

　　ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與 門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)。

　　7、什么叫做OTP片、掩膜片，兩者的區(qū)別何在?

　　OTP means one time program，一次性編程

　　MTP means multi time program，多次性編程

　　OTP(One Time Program)是MCU的一種存儲(chǔ)器類型

　　MCU按其存儲(chǔ)器類型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASHROM等類型。

　　MASKROM的'MCU價(jià)格便宜，但程序在出廠時(shí)已經(jīng)固化，適合程序固定不變的應(yīng)用場合;

　　FALSHROM的MCU程序可以反復(fù)擦寫，靈活性很強(qiáng)，但價(jià)格較高，適合對價(jià)格不敏感的應(yīng)用場合或做開發(fā)用途;

　　OTP ROM的MCU價(jià)格介于前兩者之間，同時(shí)又擁有一次性可編程能力，適合既要求一定靈活性，又要求低成本的應(yīng)用場合，尤其是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。

　　8、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么?

　　首先應(yīng)該確認(rèn)電源電壓是否正常。用電壓表測量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的5V。

　　接下來就是檢查復(fù)位引腳電壓是否正常。分別測量按下復(fù)位按鈕和放開復(fù)位按鈕的電壓值，看是否正確。

　　然后再檢查晶振是否起振了，一般用示波器來看晶振引腳的波形，注意應(yīng)該使用示波器探頭的“X10”檔。另一個(gè)辦法是測量復(fù)位狀態(tài)下的IO口電平，按住復(fù)位鍵不放，然后測量IO口(沒接外部上拉的P0口除外)的電壓，看是否是高電平，如果不是高電平，則多半是因?yàn)榫д駴]有起振。

　　另外還要注意的地方是，如果使用片內(nèi)ROM的話(大部分情況下如此，現(xiàn)在已經(jīng)很少有用外部擴(kuò)ROM的了)，一定要將EA引腳拉高，否則會(huì)出現(xiàn)程序亂跑的情況。有時(shí)用仿真器可以，而燒入片子不行，往往是因?yàn)镋A引腳沒拉高的緣故(當(dāng)然，晶振沒起振也是原因只一)。經(jīng)過上面幾點(diǎn)的檢查，一般即可排除故障了。如果系統(tǒng)不穩(wěn)定的話，有時(shí)是因?yàn)殡娫礊V波不好導(dǎo)致的。在單片機(jī)的電源引腳跟地引腳之間接上一個(gè)0.1uF的電容會(huì)有所改善。如果電源沒有濾波電容的話，則需要再接一個(gè)更大濾波電容，例如220uF的。遇到系統(tǒng)不穩(wěn)定時(shí)，就可以并上電容試試(越靠近芯片越好)。

　　電子技術(shù)面試試題及答案 2

　　第一章：數(shù)制和碼制

　　1.簡述常見碼字之間的轉(zhuǎn)換（P5）

　　數(shù)電第一章中的知識(shí)點(diǎn)，考生應(yīng)該詳細(xì)掌握

　　2.數(shù)字量和數(shù)字信號(hào)、數(shù)字電路（P1）

　　在時(shí)間和數(shù)量上都是離散的，即幅度的變化的時(shí)間上是不連續(xù)的。并且，數(shù)值大小和每次的增減變化都是某一個(gè)最小數(shù)量單位的整數(shù)倍，而小于這個(gè)數(shù)量單位的數(shù)值沒有任何物理意義。這一類的物理量稱為數(shù)字量，把表示數(shù)字量的信號(hào)稱為數(shù)字信號(hào)，并把工作在數(shù)字信號(hào)下的電子電路稱為數(shù)字電路

　　3.模擬量和模擬信號(hào)、模擬電路（P1）

　　物理量的變化在時(shí)間上或者數(shù)值上是連續(xù)的，稱為模擬量。表示模擬量的信號(hào)稱為模擬信號(hào)，工作在模擬信號(hào)下的電子電路稱為模擬電路

　　4.原碼、反碼、補(bǔ)碼之間的關(guān)系以及補(bǔ)碼的運(yùn)算（整數(shù)和負(fù)數(shù)P9）

　　符號(hào)位：碼字的首位表示符號(hào)位。0表正數(shù)，1表負(fù)數(shù)

　　正數(shù)：原碼=反碼=補(bǔ)碼

　　負(fù)數(shù)：原碼符號(hào)位保持不變，其余位全部取反得到反碼；反碼末尾+1，得到補(bǔ)碼；

　　在計(jì)算機(jī)或者電路中，無直接減法運(yùn)算。涉及到減法運(yùn)算時(shí)，需要轉(zhuǎn)為補(bǔ)碼運(yùn)算然后進(jìn)行相加。進(jìn)行補(bǔ)碼運(yùn)算時(shí)，注意兩個(gè)加數(shù)、和的位數(shù)問題。

　　PS：兩個(gè)同符號(hào)數(shù)相加時(shí)，它們的絕對值之和不可超過有效數(shù)字位能夠表示的最大值。

　　5.格雷碼相關(guān)知識(shí)點(diǎn)（P14）

　　1) 格雷碼是無權(quán)碼，無大小之分；

　　2) 格雷碼是可靠性編碼，相鄰碼字僅有1位變化；

　　3) 格雷碼是絕對編碼方式，具有反射特性和循環(huán)特性；

　　4) 格雷碼可以有二進(jìn)制碼最高位不變，其余每位由該位二進(jìn)制碼和上一位異或而成；

　　6.說出三種可靠性編碼的名稱

　　1) 余三循環(huán)碼

　　2) 余三碼

　　3) 格雷碼

　　4) 奇偶效驗(yàn)碼

　　7.左移右移相當(dāng)于數(shù)據(jù)運(yùn)算

　　若碼字按照從高位到地位排列，則“1”左移1位，并在低位補(bǔ)“0”相當(dāng)于乘2；“1”右移1位，并在高位補(bǔ)“0”相當(dāng)于除2（大家自己寫一下1、2、4、8的8421碼即可看出）。

　　PS:一定要明確碼字的排列順序；在移位的過程中一定說明低位/高位補(bǔ)0才相當(dāng)于乘2/除2。

　　8.模的概念

　　表示計(jì)數(shù)器的容量，即能夠表達(dá)十五的個(gè)數(shù)。如：4位2進(jìn)制，其模位2^4；鐘表的模位12.

　　9.字節(jié)、字、位、比特的關(guān)系

　　1位=1比特；1字=2字節(jié)；1字節(jié)=8位；1字=16位。

　　1、位

　　位是計(jì)算機(jī)存儲(chǔ)的最小單位，簡記為b，也稱為比特（bit）計(jì)算機(jī)中用二進(jìn)制中的0和1來表示數(shù)據(jù)，一個(gè)0或1就代表一位。位數(shù)通常指計(jì)算機(jī)中一次能處理的數(shù)據(jù)大��；

　　2、比特

　　比特（bit）是由英文BIT音譯而來，比特同時(shí)也是二進(jìn)制數(shù)字中的位，是信息量的度量單位，為信息量的最小單位；

　　3、字節(jié)

　　字節(jié)，英文Byte，是計(jì)算機(jī)用于計(jì)量存儲(chǔ)容量的一種計(jì)量單位，通常情況下一字節(jié)等于八位，字節(jié)同時(shí)也在一些計(jì)算機(jī)編程語言中表示數(shù)據(jù)類型和語言字符，在現(xiàn)代計(jì)算機(jī)中，一個(gè)字節(jié)等于八位；

　　4、字

　　字是表示計(jì)算機(jī)自然數(shù)據(jù)單位的術(shù)語，在某個(gè)特定計(jì)算機(jī)中，字是其用來一次性處理事務(wù)的一個(gè)固定長度的位（bit）組，在現(xiàn)代計(jì)算機(jī)中，一個(gè)字等于兩個(gè)字節(jié)。

　　計(jì)算機(jī)中的存儲(chǔ)單位有：bit、B、KB、MB、GB、TB、PB、EB、ZB、YB、BB、NB、DB等。

　　這些單位中最小的單位是——位 bit (比特)(Binary Digits)，一個(gè)位存放一位二進(jìn)制數(shù)，即 0 或 1，它是計(jì)算機(jī)存儲(chǔ)中最小的存儲(chǔ)單位。

　　其他的單位相互之間的換算關(guān)系入下：

　　1 Byte（B）= 8 bit；

　　1 Kilo Byte（KB） = 1024B；

　　1 Mega Byte（MB） = 1024 KB；

　　1 Giga Byte （GB）= 1024 MB；

　　1 Tera Byte（TB）= 1024 GB；

　　1 Peta Byte（PB） = 1024 TB；

　　第二章：邏輯代數(shù)基礎(chǔ)

　　10.什么是“與”？（P20）

　　只有決定事物結(jié)果的全部條件同時(shí)具備時(shí)，結(jié)果才發(fā)生。這種因果關(guān)系成為邏輯與，用&或乘表示。實(shí)現(xiàn)與運(yùn)算的叫與門。類似電路中兩個(gè)開關(guān)串聯(lián)。

　　11.什么是“或”？（P20）

　　決定事物的結(jié)果多條件中只要有任何一個(gè)滿足，結(jié)果就會(huì)發(fā)生。這種因果關(guān)系成為邏輯或，用||或+表示。實(shí)現(xiàn)或運(yùn)算的叫或門。類型電路中兩個(gè)開關(guān)并聯(lián)。

　　12.什么是“非”？（P20）

　　只要條件具備了，結(jié)果便不會(huì)發(fā)生；而條件不具備時(shí)，結(jié)果就會(huì)發(fā)生。這種因果關(guān)系成為邏輯非，也叫邏輯求反。實(shí)現(xiàn)非運(yùn)算的叫非門，又叫反相器（考生應(yīng)與信號(hào)與系統(tǒng)中的相位改變180°的概念聯(lián)系一起）

　　13.“異或”和“同或”

　　異或（xor）是一個(gè)數(shù)學(xué)運(yùn)算符。它應(yīng)用于邏輯運(yùn)算。異或的數(shù)學(xué)符號(hào)為“⊕”，計(jì)算機(jī)符號(hào)為“xor” 。如果a、b兩個(gè)值不相同，則異或結(jié)果為1。如果a、b兩個(gè)值相同，異或結(jié)果為0。

　　“同或”是一個(gè)數(shù)學(xué)運(yùn)算符，應(yīng)用于邏輯運(yùn)算。 其運(yùn)算法則為a同或b=ab+ab（a為非a；b為非b）。同或和異或互為非運(yùn)算。（數(shù)電第五版P23）

　　14.異或與半加運(yùn)算

　　1) 異或與半加運(yùn)算：半加器中，不考慮進(jìn)位Co，A與B即為異或運(yùn)算（數(shù)電第五版P192）

　　2) 異或與取反

　　A異或0=A；A異或1=A’,即取反�？捎糜谠O(shè)計(jì)減法電路。如第四章課后習(xí)題4.25，詳情見講解視頻

　　15.什么是邏輯代數(shù)基本定理中的“代入定理”？

　　在任何一個(gè)包含變量A的邏輯等式中，若以另外一個(gè)邏輯式代入式中所有A的位置，則等式仍然成立。這就是所謂代入定理。因?yàn)樽兞緼僅有0和1兩種可能的狀態(tài)，所以無論將A=0還是A=1代入邏輯等式，等式都一定成立。而任何一個(gè)邏輯式的取值也不外0和1兩種，所以用它取代式中的A時(shí)，等式自然也成立。因此，可以把代入定理看作無須證明的公理。

　　16.什么是邏輯代數(shù)基本定理中的“反演定理”？

　　對于任意一個(gè)邏輯式Y(jié)，若將其中所有的“與”換成“或”，“或”換成“與”，0換成1，1換成0，原變量變成反變量，反變量變成原變量，則得到一個(gè)新的邏輯式即為邏輯式Y(jié)的非，這個(gè)規(guī)律稱為反演定理。

　　17.什么是邏輯代數(shù)基本定理中的“對偶定理”？

　　若兩個(gè)邏輯表達(dá)式相等，則他們的對偶式也相等。對偶式指的是對于任何一個(gè)邏輯式Y(jié)，若將其中的“·”換成“+”，“+”換成“·”，0換成1，1換成0，則得到一個(gè)新的邏輯式，就是Y的對偶式。

　　18.什么是邏輯函數(shù)？（P29）

　　以邏輯變量作為輸入，以運(yùn)算結(jié)果作為輸出，那么當(dāng)輸入變量的取值確定之后，輸出的取值便隨之而定。因此，輸入和輸出之間是一種函數(shù)關(guān)系，這種函數(shù)關(guān)系稱為邏輯函數(shù)。

　　19.邏輯函數(shù)有哪些表示方法？（P30）

　　1) 邏輯真值表：將輸入變量所有的取值下對應(yīng)的輸出值找出來，列成表格，即可得到真值表。

　　2) 邏輯函數(shù)式：將輸入與輸出之間的邏輯關(guān)系寫成與、或、非等運(yùn)算的組合式，即邏輯代數(shù)式，便可得所需的邏輯函數(shù)式。

　　3) 邏輯圖：將邏輯函數(shù)式中各變量之間的與、或、非等邏輯關(guān)系用圖形符號(hào)表示出來，就可以畫出表示函數(shù)關(guān)系的邏輯圖。

　　4) 波形圖（時(shí)序圖）：如果將邏輯函數(shù)輸入變量每一種可能出現(xiàn)的取值與對應(yīng)的輸出值按照時(shí)間順序依次排列起來，就得到了表示該邏輯函數(shù)的波形圖，又稱時(shí)序圖。

　　20.邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式——最小項(xiàng)（P35）

　　最小項(xiàng)：n個(gè)變量的邏輯乘，即與形式，每個(gè)變量以原變量或者反變量的形式出現(xiàn)一次。n個(gè)變量共有2n個(gè)最小項(xiàng)。用m表示，如ABC，表示為m0。

　　21.最小項(xiàng)的性質(zhì)（P36）：

　　1) 對于n個(gè)變量來說，若給定這些變量確定的值，那么2n個(gè)最小項(xiàng)中僅有一組值為1；

　　2) 全部最小項(xiàng)之和恒等于1；

　　3) 任意兩個(gè)最小項(xiàng)之積等于0；

　　4) 具有相鄰性的兩個(gè)最小項(xiàng)之和可以合并成一項(xiàng)并消去一對因子。

　　22.邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式——最大項(xiàng)(P36)

　　最大項(xiàng)：n個(gè)變量的邏輯和，即或形式，每個(gè)變量以原變量或者反變量的形式出現(xiàn)一次。n個(gè)變量共有2n個(gè)最大項(xiàng)。用M表示，如A+B+C，表示為M0

　　23.最大項(xiàng)的性質(zhì)(P37)：

　　1) 2n個(gè)最大項(xiàng)中僅有一組值為0，其余全為1；

　　2) 全部最大項(xiàng)之積恒等于0；

　　3) 任意兩個(gè)最大項(xiàng)之和等于1；

　　4) 只有一個(gè)變量不同的兩個(gè)最大項(xiàng)的乘積等于各相同變量之和。

　　24.最小項(xiàng)和最大項(xiàng)之間的關(guān)系

　　最小項(xiàng)的反是最大項(xiàng)，最大項(xiàng)的'反是最小項(xiàng)，二者互為取反的關(guān)系。

　　25.邏輯函數(shù)的化簡方法（P39）

　　1) 公式化簡法，包括：并項(xiàng)法、吸收法、消項(xiàng)法、消因子法、配項(xiàng)法；

　　2) 卡洛圖法

　　26.卡洛圖的化簡步驟

　　PS：卡洛圖化簡結(jié)果不唯一

　　27.卡洛圖化簡的特點(diǎn)（P48）

　　卡洛圖化簡具有直觀、簡單的優(yōu)點(diǎn)，但同時(shí)存在很大的局限性。首先，當(dāng)輸入邏輯變量較多時(shí)，便失去了直觀的優(yōu)點(diǎn)；其次，在許多情況下，要憑設(shè)計(jì)者的經(jīng)驗(yàn)確定如何合并才可得到最優(yōu)的化簡結(jié)果，不便借助計(jì)算機(jī)完成簡化工作

　　28.奎恩-麥克拉斯基化簡法（Q-M法）原理（P48）

　　Q-M化簡法基本原理通過合并相鄰最小項(xiàng)并消去多余因子而球的邏輯函數(shù)的最簡與或式。

　　29.奎恩-麥克拉斯基化簡法（Q-M法）步驟（P49）

　　1) 將函數(shù)化為最小項(xiàng)之和形式，列出最小項(xiàng)編碼表；

　　2) 按包含1的個(gè)數(shù)，將最小項(xiàng)分組；

　　3) 合并相鄰的最小項(xiàng)；

　　4) 選擇最少的乘積項(xiàng)；

　　30.什么是約束項(xiàng)、任意項(xiàng)、無關(guān)項(xiàng)（P52）

　　1) 邏輯變量之間的約束關(guān)系稱為約束，即把不允許出現(xiàn)的對應(yīng)組合對應(yīng)的最小項(xiàng)稱為約束項(xiàng)，約束項(xiàng)在不同的情況下用不同的字母來表示，在與或表達(dá)式當(dāng)中用d來表示，在或與表達(dá)式當(dāng)中用D來表示；

　　2) 邏輯函數(shù)中，對應(yīng)于變量的某些取值，函數(shù)的值可以是任意的，也就是說不影響函數(shù)值的輸入，這些變量的取值對應(yīng)的最小項(xiàng)稱為任意項(xiàng)，任意項(xiàng)在用卡諾圖設(shè)計(jì)電路非常有用，由于該項(xiàng)可以取1，也可以取0；

　　3) 邏輯函數(shù)中，無關(guān)項(xiàng)是任意項(xiàng)和約束項(xiàng)的統(tǒng)稱,是指在變量的某些取值下，函數(shù)的值是任意的，或者這些取值根本不會(huì)出現(xiàn)，這些變量取值所對應(yīng)的最小項(xiàng)。在表達(dá)式中“無關(guān)項(xiàng)”用“d”表示，在真值表或卡諾圖中用“×”號(hào)或“Φ”表示。

　　31.無關(guān)項(xiàng)在化簡邏輯函數(shù)中的應(yīng)用

　　化簡過程中，加入的無關(guān)項(xiàng)應(yīng)與函數(shù)式中盡可能多的最小項(xiàng)具有邏輯相鄰性。然后在合并的過程中，究竟把無關(guān)項(xiàng)當(dāng)成1還是0，應(yīng)以得到的相鄰最小項(xiàng)矩形組合最大、而矩形組合數(shù)量最少為原則。

　　32.邏輯函數(shù)的化簡標(biāo)準(zhǔn)

　�。�1）邏輯函數(shù)的代數(shù)法化簡：有吸收法、配項(xiàng)法、合并法、消去法、 冗余法等。

　�。�2）邏輯函數(shù)的卡諾圖法化簡：

　　第一、將函數(shù)化為最小項(xiàng)之和的形式，然后做函數(shù)的卡洛圖，確定卡洛圖方格矩陣

　　第二、畫卡洛圈（要遵循卡洛圈最少，最大的原則）

　　第三、寫邏輯表達(dá)式（相同變量留下，不同變量去掉）

　�。�3）Q-M法化簡邏輯函數(shù)，也叫列表化簡法：本質(zhì)上是通過相鄰最小項(xiàng)消去多余因子，求邏輯函數(shù)。

　　電子技術(shù)面試試題及答案 3

　　1、同步電路和異步電路的區(qū)別是什么？

　　同步電路：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘輸入端都接同一個(gè)時(shí)鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時(shí)鐘脈沖信號(hào)同步。

　　異步電路：電路沒有統(tǒng)一的時(shí)鐘，有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)變化與時(shí)鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時(shí)鐘脈沖同步。

　　2、什么是線與邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？

　　將兩個(gè)門電路的輸出端并聯(lián)以實(shí)現(xiàn)與邏輯的功能成為線與。在硬件上，要用OC門來實(shí)現(xiàn)，同時(shí)在輸出端口加一個(gè)上拉電阻。由于不用OC門可能使灌電流過大，而燒壞邏輯門。

　　3、解釋setup和hold time violation，畫圖說明，并說明解決辦法。

　　Setup/hold time是測試芯片對輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setup time.如不滿足setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。

　　保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果hold time不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。

　　建立時(shí)間(Setup Time)和保持時(shí)間（Hold time）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過建立和保持時(shí)間，那么超過量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。

　　4、什么是競爭與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）

　　在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過了不同的延時(shí)，導(dǎo)致到達(dá)該門的.時(shí)間不一致叫競爭。

　　產(chǎn)生毛刺叫冒險(xiǎn)。判斷方法：代數(shù)法、圖形法（是否有相切的卡諾圈）、表格法（真值表）。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競爭和冒險(xiǎn)現(xiàn)象。

　　冒險(xiǎn)分為偏“1”冒險(xiǎn)和偏“0”冒險(xiǎn)

　　解決方法：一是添加布爾式的消去項(xiàng)；二是在芯片外部加電容；三是加入選通信號(hào)。

　　5、名詞：SRAM、SSRAM、SDRAM？

　�。⊿RAM：靜態(tài)RAM； DRAM：動(dòng)態(tài)RAM； SSRAM：Synchronous Static Random Access Memory同步靜態(tài)隨機(jī)訪問存儲(chǔ)器。它的一種類型的SRAM。SSRAM的所有訪問都在時(shí)鐘的上升/下降沿啟動(dòng)。地址、數(shù)據(jù)輸入和其它控制信號(hào)均于時(shí)鐘信號(hào)相關(guān)。這一點(diǎn)與異步SRAM不同，異步SRAM的訪問獨(dú)立于時(shí)鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。SDRAM：Synchronous DRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器

　　6、FPGA和ASIC的概念，他們的區(qū)別。

　　答案：FPGA是可編程ASIC。ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)。

　　7、鎖存器、觸發(fā)器、寄存器三者的區(qū)別？

　　觸發(fā)器：能夠存儲(chǔ)一位二值信號(hào)的基本單元電路統(tǒng)稱為“觸發(fā)器”。

　　鎖存器：一位觸發(fā)器只能傳送或存儲(chǔ)一位數(shù)據(jù)，而在實(shí)際工作中往往希望一次傳送或存儲(chǔ)多位數(shù)據(jù)。為此可把多個(gè)觸發(fā)器的時(shí)鐘輸入端CP連接起來，用一個(gè)公共的控制信號(hào)來控制，而各個(gè)數(shù)據(jù)端口仍然是各處獨(dú)立地接收數(shù)據(jù)。這樣所構(gòu)成的能一次傳送或存儲(chǔ)多位數(shù)據(jù)的電路就稱為“鎖存器”。

　　寄存器：在實(shí)際的數(shù)字系統(tǒng)中，通常把能夠用來存儲(chǔ)一組二進(jìn)制代碼的同步時(shí)序邏輯電路稱為寄存器。由于觸發(fā)器內(nèi)有記憶功能，因此利用觸發(fā)器可以方便地構(gòu)成寄存器。由于一個(gè)觸發(fā)器能夠存儲(chǔ)一位二進(jìn)制碼，所以把n個(gè)觸發(fā)器的時(shí)鐘端口連接起來就能構(gòu)成一個(gè)存儲(chǔ) n位二進(jìn)制碼的寄存器。

　　區(qū)別：從寄存數(shù)據(jù)的角度來年，寄存器和鎖存器的功能是相同的，它們的區(qū)別在于寄存器是同步時(shí)鐘控制，而鎖存器是電位信號(hào)控制。

　　可見，寄存器和鎖存器具有不同的應(yīng)用場合，取決于控制方式以及控制信號(hào)和數(shù)據(jù)信號(hào)之間的時(shí)間關(guān)系：若數(shù)據(jù)信號(hào)有效一定滯后于控制信號(hào)有效，則只能使用鎖存器；若數(shù)據(jù)信號(hào)提前于控制信號(hào)到達(dá)并且要求同步操作，則可用寄存器來存放數(shù)據(jù)。

　　8、什么是同步邏輯和異步邏輯？

　　同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。

　　9、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？

　　常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。

　　10、如何解決亞穩(wěn)態(tài)？

　　答：亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在亞穩(wěn)態(tài)期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級聯(lián)式傳播下去。

　　解決方法主要有：

　　(1)降低系統(tǒng)時(shí)鐘；

　　(2)用反應(yīng)更快的觸發(fā)器（FF），鎖存器（LATCH）；

　　(3)引入同步機(jī)制，防止亞穩(wěn)態(tài)傳播；

　　(4)改善時(shí)鐘質(zhì)量，用邊沿變化快速的時(shí)鐘信號(hào)；

　　(5)使用工藝好、時(shí)鐘周期裕量大的器件。

【電子技術(shù)面試試題及答案】相關(guān)文章：

2023年電工面試題及答案02-07

photoshop試題「附答案」01-09

iq測試題及答案08-07

excel試題2023「附答案」09-12

最新檢驗(yàn)技師模擬試題及答案01-31

建筑電工考試試題及答案08-30

2023電工測試題及答案07-20

中級導(dǎo)游考試試題及答案11-09

證券從業(yè)資格模擬試題及答案02-02